@mastersthesis {5358,
	title = {Contribution to study and modeling of the nanoscale multi-gate transistor using neural and evolutionary techniques},
	year = {2018},
	type = {Doctorat},
	abstract = {
	La miniaturisation des dimensions du transistor {\'e}tait le facteur principal et le plus important menant aux am{\'e}liorations des performances et du co{\^u}t du circuit int{\'e}gr{\'e} contribuant au d{\'e}veloppement rapide de l{\textquoteright}industrie des semi-conducteurs. Dans cette th{\`e}se, nous proposons tout d{\textquoteright}abord une nouvelle structure MOSFET {\`a} double grille sans jonction (DGJL) bas{\'e}e {\`a} la fois sur la grille double mat{\'e}riaux et les extensions fortement dop{\'e}es li{\'e}es aux drain et source. Des mod{\`e}les analytiques associ{\'e}s au courant de drain, aux param{\`e}tres de performance analogique et radiofr{\'e}quence (RF) sont d{\'e}velopp{\'e}s en incorporant l{\textquoteright}impact d{\textquoteright}une grille {\`a} deux mat{\'e}riaux et deux r{\'e}gions d{\textquoteright}extension fortement dop{\'e}es sur les performances analogique/RF du MOSFET DGJL. Les facteurs de m{\'e}rite (FOM) du transistor, qui r{\'e}gissent le comportement analogique/RF, sont {\'e}galement analys{\'e}es. Les r{\'e}sultats de notre {\'e}tude concernant les performances analogique/RF pour la structure propos{\'e}e sont discut{\'e}s et compar{\'e}s avec ceux d"un MOSFET DGJL conventionnel de dimensions similaires, o{\`u} le dispositif propos{\'e} pr{\'e}sente une excellente capacit{\'e} {\`a} am{\'e}liorer ces performances, et fournit un courant de drain plus {\'e}lev{\'e}. Les r{\'e}sultats d{\'e}livr{\'e}s sont valid{\'e}s par rapport aux donn{\'e}es obtenues {\`a} partir du logiciel TCAD pour une large gamme de param{\`e}tres de conception. De plus, les mod{\`e}les analytiques d{\'e}velopp{\'e}s ont {\'e}t{\'e} adopt{\'e}s comme une fonction objectif pour optimiser les performances analogique/RF du dispositif en utilisant les Algorithmes G{\'e}n{\'e}tiques (AGs). En comparaison avec les donn{\'e}es num{\'e}riques rapport{\'e}es pour la structure MOSFET en mode d"Inversion (IM), nos param{\`e}tres de performance optimis{\'e}s pour le dispositif JL pr{\'e}sentent une am{\'e}lioration en comparaison avec le dispositif en mode d{\textquoteright}inversion. Cette th{\`e}se s"occupe {\'e}galement de l{\textquoteright}immunit{\'e} du dispositif DG MOSFET sans jonctions envers l{\textquoteright}effet de d{\'e}gradation initi{\'e} par les porteurs chauds. En cons{\'e}quence, nous avons d{\'e}montr{\'e} que le DG MOSFET sans jonctions peut {\^e}tre un choix fiable pour am{\'e}liorer les performances relatives aux transistors MOSFET {\`a} l{\textquoteright}{\'e}chelle nanom{\'e}trique pour les applications num{\'e}riques.

},
	url = {http://eprints.univ-batna2.dz/1612/},
	author = {Elasaad Chebaki}
}
